ビデオ

最速の乗り心地を設計: シミュレーションがサイクリングの未来をどのように変えるか

より速く。より安全に。よりスマートに。シミュレーションでサイクリングのパフォーマンスをいかに改善できるか

視聴時間の目安: 4 分

スピードは重要です。同様に安定性も重要です。すべての設計判断がパフォーマンスに影響します。

時間とコストのかかる物理的なテストか、よりスマートで迅速な仮想検証か。エンジニアリング・チームは選択を迫られています。実際に製品の一部でも製造する前に、細部まで完全に正しく設計できるとしたらどうでしょうか?

Radiate Engineering & Designは、シミュレーション重視のアプローチを採用し、Scott Sportsと協力して、スピード、安定性、コントロールに優れたモノコック構造のカーボン・ホイールセットを設計しています。同社がサイクリングのイノベーションをどのように変革しているかを紹介します。

今すぐビデオをご覧ください。

よりスマートなテスト。より迅速な改善。より優れたエンジニアリング。

優秀なエンジニアリング・チームは推測で作業を進めたりしません。シミュレーションを活用します。

シミュレーション主導のアプローチにより、Radiate Engineering & Designは以下を実現しています。

  • 風洞試験を実施する前に空気力学を最適化
  • 路上で走行試験を実施する前に実環境における安定性を検証
  • 仮想シミュレーションで試作時間を短縮

エンジニアがパフォーマンスをどのように改善させているか、詳しくは今すぐビデオをご覧ください。

共有

関連情報

Infineon & Coseda: Facelifting a SystemC System Level Model Towards Physical Prototype – Adoption of High-Level-Synthesis
Webinar

Infineon & Coseda: Facelifting a SystemC System Level Model Towards Physical Prototype – Adoption of High-Level-Synthesis

Infineon & Coseda present on the adoption of High-Level-Synthesis at an existing SystemC system level model.

Infineon: HLS Formal Verification Flow Using Siemens Formal Verification
Webinar

Infineon: HLS Formal Verification Flow Using Siemens Formal Verification

High-Level Synthesis (HLS) is design flow in which design intent is described at a higher level of abstraction such as SystemC/C++/Matlab/etc.

STMicroelectronics: A Common C++ and UVM Verification Flow of High-Level IP
Webinar

STMicroelectronics: A Common C++ and UVM Verification Flow of High-Level IP

STMicro presents a unified way to integrate the definition of RTL and C functional coverage and assertion (reducing the coding effort) and a method to add constraints to the random values generated in UVMF.

High-Level Synthesis & Advanced RTL Power Optimization – Are you still missing out?
Webinar

High-Level Synthesis & Advanced RTL Power Optimization – Are you still missing out?

Discover how C++ & SystemC/MatchLib HLS is more than just converting SystemC to RTL. In the RTL Design space, we will cover our technology for Power Optimization with PowerPro Designer & Optimizer.

Alibaba: Innovating Agile Hardware Development with Catapult HLS
Webinar

Alibaba: Innovating Agile Hardware Development with Catapult HLS

At the IP level, an ISP was created within a year using Catapult, a task impossible using traditional RTL. To reduce dependency on designer experience, Alibaba introduced an AI-assisted DSE tool.