ファクトシート

Catapult High-Level Synthesis and Verification Fact Sheet

Design Platform Empowering Designers

Catapult High-Level Synthesis and Verification Flow

Catapult High-Level Synthesis (HLS) has been proven in production design flows with 1,000s of designs and the resulting RTL adheres to the strictest corporate design guidelines and ECO flows. In addition to Catapult HLS, only Catapult has integrated High-Level Verification tools and methodologies that enable designers to complete their verification signoff at the C++ level with fast closure for RTL. Discover this industry leading family of products.

Catapult HLS Productivity Gain

To achieve the maximum productivity gain from a C++/SystemC HLS methodology, it is necessary to have the performance and capacity to handle today’s large designs coupled with a comprehensive flow through verification and implementation.

共有

関連情報

設計エラーの確率を25%低下
Case Study

設計エラーの確率を25%低下

VeSysを使用して機能試験の時間を50%短縮したCarraro Group...

電装システム設計とワイヤハーネス・エンジニアリング
Fact Sheet

電装システム設計とワイヤハーネス・エンジニアリング

VeSysは迅速に導入して容易にインストールできるように最適化されており、ユーザーは、パワフルでありながら直感的な機能を使って高いROIを達成しています。

VeSysを使用したワイヤ・ハーネス設計
Video

VeSysを使用したワイヤ・ハーネス設計

このビデオを視聴して、使いやすさと手頃な価格を機能性同様に重視している企業のニーズにVeSysがいかに応えるかを見る