Closing Functional and Structural Coverage on RTL Generated by High-Level Synthesis
Most hardware design teams have a verification methodology that requires a deep understanding of the RTL to reach their verification goals, but this type of methodology is difficult to apply to the machine generated RTL from High-level Synthesis (HLS). This paper describes innovative techniques to use with existing methodologies, for example the Universal Verification Methodology (UVM), to close functional and structural coverage on HLS generated code.
Verwandte Ressourcen
From chaos to collaboration: synchronizing ECAD and MCAD design domains
Learn how to improve collaboration between ECAD and MCAD teams to reduce errors, minimize rework and accelerate development of complex electronic products.
Leitfaden für Führungskräfte zur digitalen Fertigung im Maschinenbau
Erfahren Sie, wie Führungskräfte ihr Unternehmen mit digitaler Fertigung transformieren und so eine schnellere Markteinführung, geringere Risiken, höhere Gewinnspannen und eine bessere Marktposition realisieren.
Innovation bei der Herstellung von Schönheits- und Kosmetikprodukten mit integriertem Projektmanagement
Dieses E-Book untersucht die Vorteile der Anwendung eines integrierten Programm- und Lifecycle Managements, damit Sie Ihre Produkte schneller auf den Markt bringen können.