建立正确的连接：管理 3D-IC 中的系统级网表及其特殊连接

3D IC 是一种不断发展的半导体产品技术，突破了单裸片设计的诸多限制，将大裸片拆分为多个较小的裸片。从系统级设计的角度来看，尽管每种先进封装风格（如使用硅中介层的 2.5D-IC、扇出型晶圆级封装、真 3D-IC）都存在一些独有的挑战，但其中一些挑战适用于所有封装风格。也就是说，设计人员必须确保与标准设计意图（捕获为系统级网表）相比，装配按预期实现了物理连接。但是，当存在多个基板时，捕获系统级网表可能是一项挑战，因为每个基板通常需要不同的设计团队、方法和/或格式。

本文介绍了电子系统工程师在为先进封装设计中的部署用于 3D Ic · 装配系统级网表驱动的 LVS 工作流程时所面临的两个主要挑战。

了解更多，请见第一部分 "3D IC 异构装配的系统级连接性管理和验证"。

在部署系统级网表驱动的流程时进行的网表与网表对照检查

在验证多基板 3D-IC 设计的连接时，面临的主要挑战之一是缺少一份完整的系统源网表。由于驱动系统级 LVS 验证的正是系统级网表（3D-IC 设计意图），因此设计人员必须确保系统级网表为标准网表。

3D-IC设计中的系统级连接规划和特殊连接管理

系统级连接规划和管理平台对于捕获 3D-IC 装配中不同元器件的互连至关重要。但是，设计人员通常只有在测试了传统方法并体验到它们的缺点之后，才会过渡到这种类型的系统级 EDA 平台。当 3D-IC 系统中包含多个基板时尤其如此。从传统的连接捕获流程过渡到先进系统级流程。

不同的设计版本可能包含已知的开路和已知的短路，需要豁免这些已知的问题才能获得易于使用的系统级 LVS 调试和导航。