지오메트리 검사를 넘어 - 회로 인식형 설계 검증

자동 회로 인식형 검증을 실시하면 기존 노드와 최신형 노드를 가리지 않고 난해한 설계 및 제조 관련 난제를 해결할 수 있습니다. 전압 전달 자동확인, 토폴로지 패턴 인식과 같은 기능은 물론 논리 지향적인 레이아웃 프레임워크 내에서 물리적, 전기적 정보를 둘 다 통합할 수 있는 기능이 제공되어 빠듯한 출고 일정에 맞춰 복잡한 설계의 성능과 안정성을 보장하는 데 매우 유용합니다.

Fast, accurate, automated context-aware checking in all phases of IC design verification

Automated context-aware checking has become an essential best practice for providing reliable and timely IC chips to the market. Designers can leverage the actionable net/device debug information in error results to more quickly and easily adjust layouts based on both the electrical and geometrical features in an IC design, improving both verification precision and debugging efficiency. Physical, circuit, electrical, and reliability IC design verification can all take advantage of context-aware checks to improve the quality and accuracy of results, while reducing turnaround time.