팩트 시트

Tessent Streaming Scan Network

복잡한 SoC에 패킷화된 테스트 제공

이미지 Tessent SSN 아키텍처

Tessent Streaming Scan Network는 테스트 데이터를 패킷화하여 DFT 구현에 필요한 노력을 획기적으로 줄이고 제조 테스트 비용을 절감합니다. 코어 수준과 칩 수준 DFT 요구사항을 분리함으로써 각 코어를 해당 코어에 가장 적합한 압축 구성으로 설계할 수 있습니다.

공유

관련 자료

지속적인 개선 프로세스로 성능 엔지니어링 성숙도 향상
Video

지속적인 개선 프로세스로 성능 엔지니어링 성숙도 향상

가상 검증을 늘려 장비 성능을 최적화하고 프로젝트 목표를 달성합니다.

중장비 엔지니어링에 가상 프로토타입 및 포괄적 모델링 적용
Analyst Report

중장비 엔지니어링에 가상 프로토타입 및 포괄적 모델링 적용

더 낮은 비용으로 보다 혁신적인 고성능 중장비를 개발하십시오. 제조업체가 성능 엔지니어링 성숙도를 높이기 위해 개선할 수 있는 프로세스를 알아보십시오.

중장비 성능 엔지니어링 개선
Webinar

중장비 성능 엔지니어링 개선

경쟁력을 유지하려면 중장비 엔지니어가 설계를 지속적으로 개선하고 최적화해야 합니다. 본 웨비나에서 최신 디지털 기술에 대해 자세히 알아보십시오.