RISC-VコアとSoCの完全性を保証
ギャップや矛盾のない検証プロセス
このホワイトペーパーは、シーメンスEDAのRISC-V Integrity Verificationソリューションを使用して、プロセッサーのコア・レベルとチップ全体レベルの両方で、設計の完全性の4つの側面すべてを検証する方法を説明します。最後に、オープンソースとして提供されているRISC-VコアとSoC設計に潜んでいた問題を、シーメンスEDAのソリューションを使用して特定した事例を紹介します。
RISC-Vの背景
RISC-Vは、旧世代の縮小命令セットコンピューター（RISC）と同じく、学術界に起源を持ちます。第5世代のRISCベースの命令セットアーキテクチャ（ISA）を開発するプロジェクトは、カリフォルニア大学バークレー校の電気・コンピュータサイエンス学部で2010年に始まりました。それ以前の学術的あるいは営利目的のRISCプロジェクトと同様、ローパワー、小型、高速処理のISAを定義することが目標でした。他のプロジェクトと違う点として、RISC-Vは多様な実装をサポートすることを目指しており、このため、RISC-VのISAには、対象のエンド・アプリケーションに合わせ、さまざまな電力、性能、面積（PPA）のトレードオフを通じて多様なマイクロ・アーキテクチャに使用できる柔軟性が必要です。
2015年には、ISAと関連文書を所有、維持、公開するRISC-V Foundationが設立され、本来のRISC-V著作者および開発者からその権利がRISC-V Foundationに譲渡されました。RISC-V Foundationには現在、大学、半導体サプライヤー、システムハウス、ソフトウェア・ベンダー、IPプロバイダーなど、約250団体が加盟しています。RISC-V Foundationは、開発者の当初のビジョンに従ってRISC-Vのオープン性を保証しています。オープンであるということは、これまで数十年にわたってプロ セッサーを支配してきたプロプライエタリISAとは対照をなすものであり、これには3つの側面があります。第一にRISC-V ISAは、産業界と学術界の幅広い協力のもとで開発され、進化してきました。誰でも参加可能なRISC-V Foundationのメンバーが投票による決定権を持ちますが、誰もがアイデアを提供し、議論に参加できます。