高性能部品の精度を極める
費用対効果の高い製造で収益性を向上
シーメンスのデジタル部品製造 (Digital Part Production) ソフトウェアは、機械工場や部品/コンポーネント・メーカーが生産性を高め、エンド・ツー・エンドの製造プロセスを推進して高品質の部品を提供する支援をします。
このインフォグラフィックを入手して、その機能とメリットをご確認ください。
機械工場のデジタライゼーション
デジタル部品製造 (Digital Part Production) ソリューションは、デジタル・プロセスと物理プロセスを完全に統合する、接続されたデジタル・スレッドを提供します。
接続されたデジタル・スレッドは、継続的なデジタル通信とフィードバックのループを構築して、部品設計への変更が、広範な製造プロセスにどのような影響を及ぼすのかを把握します。
複雑な部品の製造に不可欠なデジタルツイン・テクノロジー
デジタル部品製造 (Digital Part Production) ソリューションを使用して、製造オペレーション全体を接続することで、データの転送や複製を削減し、コラボレーションを改善して、すべてのプロセスを自動化する方法をご確認ください。
詳細はインフォグラフィックでご覧ください。
関連情報
Infineon: HLS Formal Verification Flow Using Siemens Formal Verification
High-Level Synthesis (HLS) is design flow in which design intent is described at a higher level of abstraction such as SystemC/C++/Matlab/etc.
STMicroelectronics: A Common C++ and UVM Verification Flow of High-Level IP
STMicro presents a unified way to integrate the definition of RTL and C functional coverage and assertion (reducing the coding effort) and a method to add constraints to the random values generated in UVMF.
CEA: Bridging the Gap Between Neural Network Exploration and Hardware Implementation
CEA presents a methodology that bridges the open-source DL framework N2D2 and Catapult HLS to help reducing the design process of hardware accelerators, making it possible to keep pace with new AI algorithms.
High-Level Synthesis & Advanced RTL Power Optimization – Are you still missing out?
Discover how C++ & SystemC/MatchLib HLS is more than just converting SystemC to RTL. In the RTL Design space, we will cover our technology for Power Optimization with PowerPro Designer & Optimizer.
Alibaba: Innovating Agile Hardware Development with Catapult HLS
At the IP level, an ISP was created within a year using Catapult, a task impossible using traditional RTL. To reduce dependency on designer experience, Alibaba introduced an AI-assisted DSE tool.
Space Codesign High-Level Synthesis for Hardware/Software Architectural Exploration of an Inferencing Algorithm
Space Codesign Seminar: design flow including HW/SW co-design & HLS that allows developers to migrate compute intensive functions from software running on an embedded processor to a hardware based accelerator.