半導体ライフサイクルのトレーサビリティと製品品質を向上させる方法

半導体でエンド・ツー・エンドのレーサビリティが重要である理由

従来型の半導体事業は、レガシーシステムと自社開発システムで成り立っているため、急増する今日の需要が求める拡張と複雑化に対応することができません。断片化したレガシーシステムは、複数のシステムをまたぐ共通のデータプラットフォームや言語を持たず、接続されていない状態です。鍵となる設計、エンジニアリング、製造の機能がサイロ化して分断されています。

電子設計自動化(EDA)/設計管理ツールと製品ライフサイクル管理(PLM)ツールの間にも相互の可視性がありません。その結果エンジニアは、さまざまなシステムから必要な情報を見つけるのに時間を浪費しています。異種システム間の可視性の欠如は、知的財産(IP)の再利用を妨げ、エンド・ツー・エンドのトレーサビリティをほぼ不可能にし、会社には大きな技術的負担です。

品質管理で半導体の信頼性を最大化する方法

半導体メーカーは、統合を通じた「システム」を提供するようになり、品質とトレーサビリティの向上を求められています。自動運転車や医療機器などのミッション・クリティカルなアプリケーションから消費者製品に至るまで、ICやモジュール、コンポーネントの欠陥に起因するシステム故障が発生すると、半導体企業が責任を負うことが多くなっています。

たとえばOEMは、集積回路(IC)メーカーに高い説明責任基準を課しています。メーカーは、要件を機能、ロジック、物理実装にリンクすることで、要件適合の確認と検証を行って品質を高めることができます。また、顧客要件からファウンドリへのテープアウトまでのサイクルの全期間を通して、拡張エンタープライズ全体の製品関連情報を管理することで、品質を改善できます。

すべての製品データ要素が、要件からチップ提供までの重要なプロセスとタスクに取り込まれて関連付けられるため、欠陥を容易に追跡できます。

EDAおよびPLMによる完全な半導体ライフサイクル管理

チップメーカーは、EDAからPLMに至る半導体ライフサイクルの全期間を通して「信頼できる唯一の情報源」を使用することにより、エンド・ツー・エンドで知見を獲得しなければなりません。そうでなければ、時間的プレッシャーの増大やシステム実行の欠如により、追跡不可能なテープアウト・プロセスエラーが発生してしまいます。テープアウト・ワークフローのすべてのステップでデータが消費、生成されるため、テープアウト・プロセスを効率化することで、エラー発見の遅れや余剰コストを防ぎます。設計のテープアウトが失敗に終わると、コストのかかるスピンが発生して予期せぬコストが増加し、製品の発売が遅れて、「他社に先んじる」という目論見も頓挫します。

時間を最小化するために、重要なテープアウト・プロセスでドキュメント、承認、システム主導のチェックリストが見落とされると、エラーが発生したり、重要なことが抜け落ちたりする可能性が高まります。ワークフロー主導のテープアウト・プロセスを使えば、設計から製造に至る、効率、データ整合性、製造可能性が保証され、テープアウトデータは時間通りに配信されます。

正確な半導体ライフサイクル・トレーサビリティ・レポートを取得

PLMでは、製品リビジョンのライフサイクル・トレーサビリティ・レポートに、デジタル資産から物理資産に至るさまざまなオブジェクトがどのように接続されて、設計から製造までの単一のデジタルスレッドがどのように構成されているのかが示されます。このレポートは、リアルタイムのレポートと意思決定、およびリアルタイムの根本原因解析に対応し、設計のIPリビジョンを特定して帰属を確立しながら、継続的な改善や歩留まり向上などを可能にします。