電子ブック

エレクトロニクスのデジタル・トランスフォーメーションを加速

強化されたコラボレーション・プロセスとイノベーションで製品開発を最適化

デジタルでつながった地球

エレクトロニクス企業がデジタル・トランスフォーメーションを活用して、最適化された製品をより迅速かつ低コストで開発する方法をご覧ください。この電子ブックでは、企業が自社のデジタル成熟度を評価し、完全に最適化されたクローズドループ・エンタープライズへと加速するのに役立つ、実証済みの「5ステップのフレームワーク」を紹介しています。

デジタル成熟への5つのステップ

急速に進化する今日のエレクトロニクス業界では、企業は品質を維持して市場投入期間を短縮しながら、より複雑でスマートな製品を提供しなければならないというプレッシャーに直面しています。この包括的なガイドでは、デジタル・トランスフォーメーションがどのように組織を支援して、コラボレーションの強化、プロセスの合理化、継続的なイノベーションを実現し、課題の克服をサポートするのかを説明しています。

デジタル・トランスフォーメーションは、単に手動のプロセスをデジタル化することではありません。チームの連携方法や製品の開発方法を根本から再考することです。シーメンスの「5ステップのフレームワーク」を活用すれば、企業は自社のデジタル成熟度を評価し、ドキュメントベースのシステムから、デジタルツイン、人工知能、自動化の力を活用する完全にデジタル化されたエンジニアリング・プロセスへとオペレーションを体系的に変革することができます。

共有

関連情報

Infineon: HLS Formal Verification Flow Using Siemens Formal Verification
Webinar

Infineon: HLS Formal Verification Flow Using Siemens Formal Verification

High-Level Synthesis (HLS) is design flow in which design intent is described at a higher level of abstraction such as SystemC/C++/Matlab/etc.

STMicroelectronics: A Common C++ and UVM Verification Flow of High-Level IP
Webinar

STMicroelectronics: A Common C++ and UVM Verification Flow of High-Level IP

STMicro presents a unified way to integrate the definition of RTL and C functional coverage and assertion (reducing the coding effort) and a method to add constraints to the random values generated in UVMF.

CEA: Bridging the Gap Between Neural Network Exploration and Hardware Implementation
Webinar

CEA: Bridging the Gap Between Neural Network Exploration and Hardware Implementation

CEA presents a methodology that bridges the open-source DL framework N2D2 and Catapult HLS to help reducing the design process of hardware accelerators, making it possible to keep pace with new AI algorithms.

High-Level Synthesis & Advanced RTL Power Optimization – Are you still missing out?
Webinar

High-Level Synthesis & Advanced RTL Power Optimization – Are you still missing out?

Discover how C++ & SystemC/MatchLib HLS is more than just converting SystemC to RTL. In the RTL Design space, we will cover our technology for Power Optimization with PowerPro Designer & Optimizer.

Alibaba: Innovating Agile Hardware Development with Catapult HLS
Webinar

Alibaba: Innovating Agile Hardware Development with Catapult HLS

At the IP level, an ISP was created within a year using Catapult, a task impossible using traditional RTL. To reduce dependency on designer experience, Alibaba introduced an AI-assisted DSE tool.

Space Codesign High-Level Synthesis for Hardware/Software Architectural Exploration of an Inferencing Algorithm
Webinar

Space Codesign High-Level Synthesis for Hardware/Software Architectural Exploration of an Inferencing Algorithm

Space Codesign Seminar: design flow including HW/SW co-design & HLS that allows developers to migrate compute intensive functions from software running on an embedded processor to a hardware based accelerator.