將 Vivado HLS 設計移植到 Catapult HLS 平台

在開發用於數位邏輯解決方案，例如可編程閘陣列 (FPGA) 及特殊應用積體電路 (ASIC) 的演算法及智慧財產 (IP) 區塊時，高階合成 (HLS) 具有顯著優勢。FPGA 供應商可提供 HLS 工具，與傳統的硬體描述語言 (HDL) 流程相比，使用這類工具可增加彈性及生產力。但採用 FPGA 供應商特有的工具，會限制設計在其生態系統之外使用的可攜性。要獲得將設計轉向至另一種製程技術的彈性，就需要將來自供應商 HLS 環境的設計，移植到可支援任何 ASIC 或 FPGA 技術的 HLS 環境中。