Skip to Main Content
白皮書
迎接並行 RTL 和工作負載驗證及確效的挑戰
硬體模擬和大規模 FPGA 型原型製作 RTL 設計是 SoC、軟體和系統驗證及確效的輔助工具。硬體模擬讓人輕易將 RTL 編譯成可執行的模型，還能完整觀察訊號，是 RTL 設計和驗證不可或缺的工具。FPGA 型大規模原型製作能達到更快的執行速度，但彈性和可觀察性因此限縮；對必須根據 RTL 設計進行程式碼確效的軟體團隊來說，這項工具必不可少。這兩種工具共同構成了全系統驗證和確效的中堅力量。
分享
