高階合成的本質還是硬體設計

本白皮書探討哪些關鍵角色是成功完成高階合成 (HLS) 硬體設計流程的必要參與者，以及使用 HLS 進行設計所面臨的挑戰.

要成功完成 HLS 設計流程，哪些人扮演關鍵的角色

使用 HLS 的硬體設計和典型的 ASIC/FPGA 設計流程並無不同，只是前者是利用 C++/SystemC 和 HLS 建立 RTL，而後者是人工進行 RTL 編碼。使用 HLS 的優點在於，它能從完全經過驗證的 C++/SystemC 原始程式碼快速產生零錯誤的 RTL，從而更快建立 RTL 並縮短驗證時間。現今還是有人誤以為任何人都能使用 HLS 建立出最好的硬體。現實情況是，如果希望設計結果媲美或勝過人工編碼的 RTL，仍然需要讓所有人參與典型的硬體設計流程，包括演算法工程師、硬體/系統架構師和 RTL 設計師。

硬體設計很困難

並非所有人都能進行硬體設計，並獲得具有高效的功耗、效能和面積 (PPA) 指標的量產 ASIC/FPGA。否則就不需要硬體/系統架構師或 RTL 設計師了。其實，要進行硬體設計必須非常瞭解記憶體架構、並行流程，並將軟體中執行的演算法最佳化，才能建立在硬體中執行的高效實作。