白皮書
利用 Calibre Fab Solutions 將設計技術協同最佳化從技術啟用延伸至 HVM
隨著半導體元件不斷地縮小，與 DFM 和 DTCO 相關的挑戰變得越來越複雜。例如，微影技術在實體上的限制，導致必須開發新的材料和製造技術才能繼續縮放。為了達到此目的，設計師和製造商之間必須密切合作，才能確保有效地製造出全新設計。其他與 DFM 和 DTCO 相關的挑戰包括晶片設計變得日益複雜，以致於難以透過最佳化設計來生產製造；而且還需要均衡考量效能、功耗和成本等多項因素。為了克服這些挑戰，研究人員正在開發新的設計和製造技術（例如機器學習 (ML) 和人工智慧 (AI)），以便提高 DFM 和 DTCO 過程的效率和效能。
在本白皮書中，我們將討論延伸式 DTCO (EDTCO) 的概念。「設計到製造」產業已建立了明確定義的製程，如實體設計、光罩合成、光罩寫入、晶圓廠製程，以及檢驗和測試。在每個製程中，還有業界標準的驗證流程，例如實體驗證、光學製程校正和光罩鄰近效應修正 (OPC/MPC) 驗證、量測檢測和實體故障分析 (PFA)。
這些模組之間的通訊是單向傳輸的：實體設計被交付給光罩製作製程、微影、蝕刻和光罩驗證。在 MPC 之後，分解的 Layout 將以 Jobdeck 的形式傳遞至光罩製造步驟，其中包括光罩寫入和量測。然後將處理過的晶圓切成多個晶粒，並傳遞給電氣故障診斷和實體故障分析 (PFA)，以找出任何缺陷的根本原因。
今天的設計技術協同最佳化
現代半導體的「設計到製造」流程，主要依靠製程內部的驗證機制來防止系統性缺陷的傳遞。這些驗證機制包括實體設計的 DRC Sign Off、光學鄰近效應修正 (OPC) 的驗證、製程量測與檢驗，以及用於確認電氣診斷的實體故障分析。資訊交換和協同最佳化一般是利用設計技術協同最佳化 (DTCO)，在製程和技術開發早期階段中進行。然後在製程節點生命週期的後期，這種協同最佳化是透過可製造性設計 (DFM) 和微影友好型設計 (LFD) 等傳統技術實現的。
在設計到測試晶片的整個過程中，從開始到結束通常需要 6-18 個月，迭代過程的等待時間非常長。此種「過程中回饋」(on-way feedback) 相關的成本相當高，可能會對整個專案造成不利的影響。
延伸的設計技術協同最佳化
無晶圓廠公司和晶圓代工廠都在大力推動建立一個系統化的資訊交換和分析平台，該平台涵蓋從設計到製造的各種模組，並提供完整的生命週期支援。