藉助 Deca 的 Adaptive PatterningTM 與 Siemens EDA 和 ASE 合作在小晶片整合競爭中取勝

無需複雜的結構和流程也能實現高密度互連基準的等效密度

業界普遍比以往更需要小晶片整合，電路板無法持續採用目前的矽中介層標準。幾大頂尖競爭技術包括嵌入式橋接晶片結構、後晶片扇出 (chip-last fan-out) 與先晶片扇出 (chip-first fan-out)。Deca 的 M-SeriesTM 是一種全有機式先晶片平面結構，有望提供一種全新的方法，無需複雜的結構和流程也能實現高密度互連基準的等效密度。Deca Technologies、Siemens EDA 與 ASE Group (Advanced Semiconductor Engineering) 攜手合作，對 M 系列小晶片測試載具進行了設計、驗證、建構與分析。此次概念驗證利用 Siemens EDA 的 Xpedition 高密度先進封裝 (HDAP) 技術，設計出一個 10 晶粒的小型晶片封裝。然後利用 Siemens EDA 的 Calibre 進行驗證和 Signoff。

自適應圖案技術提供的解決方案

完成設計、驗證和 Signoff 後，後續計畫是和 ASE 一同打造測試載具以進行實體特性化。 在小晶片整合上，Deca 的自適應圖案技術超越了其他扇出技術；顯著提高了過孔和佈線走線的密度，同時也讓設計具有非常緊密的 device 焊盤間距。M 系列的平坦表面讓走線寬度和間距達 2µm，而自適應圖案技術能減低銅螺栓 (copper stud) 尺寸（競爭對手因增加了銅層而加大了尺寸），使銅螺栓間距達 20µm。除了將設定數量的銅螺栓 (device IO) 所需的面積減少 80% 之外，該技術還透過出色的過孔接觸面積提供了高度完整的電氣連接。比起其他競爭技術，相同焊盤間距下的過孔接觸面積可增加200% 以上。