點對點電阻和電流密度模擬除錯,通常會耗費許多時間和資源。使用 Calibre RVE 結果檢視器並搭配 Calibre PERC Logic-Driven-Layout P2P 除錯流程,設計人員能迅速有效地找出互連中的潛在問題區域。藉著詳盡的路徑視覺分析,設計人員能更快更準確地找出、糾正和驗證 IC Layout 中的 P2P 違規。
P2P 電阻和電流密度模擬,是 IC 可靠性驗證流程的關鍵要素。但除錯和修正錯誤,可能會耗費許多時間和資源。使用 Calibre RVE 結果檢視器並搭配 Calibre PERC LDL P2P 除錯流程,設計人員能迅速有效地對 Calibre PERC P2P 模擬結果進行除錯。執行 P2P 除錯時所提供的額外除錯資料,可與 Calibre RVE 的亮顯和除錯功能搭配使用,以便快速找出互連中的潛在問題區域。藉著詳盡的路徑 Layout 分析,設計人員能更快更準確地找出、糾正和驗證 IC Layout 中的 P2P 違規。