本白皮書提出了 Arm 使用西門子 EDA 的 PowerPro™ 軟體產品組合開發的一種全新的自動化輸入鑒定方法論,可以在 IC 設計的建置和原型階段執行多種資料完整性檢查。這套方法論確保輸入資料在更快的疊代速度下具有高擬真度,使功耗數值具有很好的關聯性。如果有必要進行多次疊代,則實作一種檢查點資料庫方法來略過工具執行的無錯誤階段,這樣就只需要對存在功耗違規的區域執行進一步的分析,從而加快實現迭代改進。
與活動註釋 (FSDB/SAIF/STW/QWAVE)、技術資料庫 (.lib) 和寄生對應 (SPEF) 有關的各種檢查已經成為 PowerPro 的一部分。有了 PowerPro 來定義與這些檢查有關的輸入鑒定方法論,與 Arm 一樣,使用者可以將花費在實現可靠的功耗資料上的專案時間節省高達 88%。