類比混合訊號驗證方法論

Ametek 驗證方法論

CMOS 影像感測器的驗證可分為三個階段，如圖 7 所示。首先，像素層級關注的是特性化裝置雜訊、動態範圍、線性等方面的效能表現。驗證的第二個階段包括由行電路組成的類比讀數訊號鏈。在這個階段，設計師在電路圖層級和佈局後萃取層級分別特性化每個子區塊（如 VLN、S/H、ADC 和 SRAM）的效能。在驗證的前兩個階段，Ametek 採用 Siemens EDA 內建 AFS eXTreme 技術的 Analog FastSPICE (AFS) 平台，不僅達到所需的準確度，速度比競爭業者的模擬器也快得多。

第三個階段也是最後的階段，是對不同的模式進行全晶片功能驗證，Ametek 為此部署了 Siemens EDA 的新一代混合訊號平台 Symphony。Symphony 是業界速度最快、可配置性最高的混合訊號解決方案，能在設計階層架構所有層級的類比/數位介面上，準確驗證設計功能、連線關係和效能。