用於異質整合的小晶片模型的標準化建議

將通常會實作成單一同質系統單晶片 (SoC) ASIC 元件之物，分拆成未封裝的離散式 ASIC 元件（也稱為小晶片）。這些小晶片通常提供特定功能實作在最佳晶片製程節點上。使用高速/高頻寬介面將幾個這類小晶片元件安裝並互連到一個封裝，就能以更低的成本提供單體解決方案或實現更高的效能，同時提高良率並降低功耗，而面積僅比異質整合式先進封裝略大一點點。

3D IC 封裝挑戰

雖然並非所有小晶片都需要這些模型，但必須提供一組核心交付項目，以支援小晶片 IP 到 SiP 設計的
設計整合、驗證和測試。

作者

Chiplet Design Exchange (CDX) 是 Open Compute Project Foundation (OCP) 指導下的開放領域特定架構 (ODSA) 子專案下屬的工作小組。CDX 小組由 EDA 廠商、小晶片提供商與 SiP 終端使用者組成，旨在推薦標準化的小晶片機器可讀模型與工作流程，以促進小晶片生態系統的發展。

對異質整合的小晶片模型的需求

由於通用小晶片供應商的元件是要用於異質封裝設計中，因此必須提供一套標準化的設計模型，確保能在電子設計自動化 (EDA) 設計工作流程中運作。

一套標準化的小晶片模型，包含熱、物理、機械、IO、行為、電源、訊號與電源完整性、電氣特性與測試模型，以及方便將小晶片整合到設計中的文件。

這些模型應該是：

• 以電子方式讀取的，以方便用於設計工作流程中
• 徹底善用現有的產業標準
• 在不同供應商的小晶片之間提供隨插即用的相容性，進而真正建立一個開放的生態系統和供應鏈