跨越鴻溝：利用 Calibre 3DSTACK 結合 SoC 與封裝驗證活動

對於 FOWLP 等封裝技術，封裝設計和驗證流程的複雜度突增許多。由於 FOWLP 製造活動發生在「晶圓層級」，因此包含了光罩的產生，與 SoC 製造流程相當。與 SoC 使用的 PDK 類似，晶圓代工廠或 OSAT 現在必須為封裝設計人員提供某種形式的組裝設計套件 (ADK)。Xpedition® Enterprise 印刷電路板 (PCB) 平台提供協同設計和驗證平台，可針對 FOWLP 同時使用封裝設計環境與 SoC 實體驗證工具。Calibre 3DSTACK 功能擴大了 Calibre 的晶粒級 Sign Off 驗證能力，可在任何製程節點對完整的多晶粒系統（包括晶圓級封裝）進行 DRC 和 LVS 檢查，無需中斷目前的工具流程或使用新的資料格式。

扇出型晶圓級封裝（FOWLP）設計的精確驗證需要將封裝設計環境與片上系統（SoC）驗證工具集成，以確保封裝的可製造性和效能

相較於傳統的系統單晶片 (SoC) 設計，晶片級封裝 (WLP) 可實現更大的外型尺寸與更高的效能。但是，為了確保達到適當的良率和效能，電子設計自動化 (EDA) 公司、封測代工廠 (OSAT) 和晶圓代工廠必須攜手建立統一、一致的自動化 WLP 設計與實體驗證流程，同時儘量不擾亂現有的封裝設計流程。Xpedition Enterprise 平台的 PCB 設計功能已變得更強，Calibre 平台的 GDSII 型驗證功能也經過擴展，再搭配 Calibre 3DSTACK 這項延伸產品，設計人員現在便能將 Calibre 晶粒級 Sign Off 驗證能力應用於各種 2.5D 和 3D 堆疊晶粒組件 (包括 FOWLP)，確保可製造性及高效能。