Skip to Main Content
電子書

以更快的速度產出 3D IC 創新設計

Researcher holds integrated circuit chip
當今半導體工程最大的挑戰之一就是提供一流的 device，同時面對單片 IC 設計流程的技術微縮和成本限制。爲了克服這些挑戰，越來越多的公司正在轉向異質整合，以及將 IC 和專用小晶片透過 3D 堆疊（在不同製程幾何形狀中實作）到 3D IC 內。小晶片是經過專門設計和優化的小型 IC，可與其他小晶片和全尺寸 IC 一起在封裝內操作。 在異質設計中，晶片和小晶片透過矽穿孔以垂直佈線方式進行堆疊和互連。兩者甚至可以與 3D 記憶體堆（如高頻寬記憶體）在 device 封裝內的矽中介層上結合。

3D IC 異質系統需要協同優化和協同模擬

想要在 3D 異質整合設計中引領潮流的公司必須採用四種方法：

  • 從基於設計的優化過渡到基於系統的優化

  • 擴展供應鏈和工具生態系統

  • 跨多個領域平衡設計資源

  • 對完整系統的關注要求全球工程團隊（矽、封裝和 PCB）之間的合作有更高的 連貫性

使用 Siemens 異質 3D IC 解決方案 來建立能滿足甚至超過 PPA 目標的設計，並提高下一款領 先市場產品的獨特性、獲利能力和上市速度。

Siemens 異質 3D IC 工作流程充滿了強大的功能

今天 Siemens 3D IC 異質封裝工作流程將透過以下優 勢，快速地將您引入 IC 設計的未來：

  • 使用 3D IC 封裝原型製作/規劃和整合進行的異質規劃和 協同設計，可爲基於 STCO 的建模和早期原型製作提供 完整的系統全貌

  • 與產業標準的生態系統的互通性和開放性，能支援來自 Amkor Technology®、Deca、TSMC®、ASE 和三星的第 三方工具和認證的參考流程，以及製程設計套件 (PDK) 和組裝設計套件 (ADK)

  • 透過業界公認的組裝層級 3D IC 驗證 (DRC/LVS) 進行實體 驗證

  • 透過 3D IC 多領域測試標準的已知覆蓋率，進行 3D IC 架 構的多領域測試

分享