IROC 採用 Aprisa 佈局與繞線工具，將航太 SoC 成功 Tapeout

由於時程緊迫且晶片設計要求高，IROC 求助於 Siemens 的數位實作流程。

為歐洲太空總署測試 IC

用於航太應用的電子元件必須能承受大氣保護層以外的嚴苛環境。當歐洲太空總署 (ESA) 及其供應商準備設計新的積體電路 (IC) 時，他們求助於 IROC Technologies 等夥伴，協助他們測試內建於電子系統內的所有 IC 技術。

IROC Technologies 參與設計流程、技術流程、晶圓代工廠，和系統整合商的每個階段。IROC 會協助客戶瞭解其系統的品質和可靠性，以管理特定的故障原因，並解決有關管理假錯和故障的疑問，無論是發生在 standard cell library、memories、智慧財產 (IP)、系統單晶片 (SoC)，還是系統上。結果在三個月內將航太 SoC 成功 tapeout打造了新的 RTL-GDSII 數位設計流程設計工作量比先前的流程更少比預期更快將最終結果提供給客戶。

IROC 改用 Aprisa

IROC 聯絡 Aprisa 應用工程師後，IROC 和 Aprisa 團隊開始合力確定該專案所需要的軟體及支援。IROC 得知，Aprisa 和第三方工具搭配得宜，與 Signoff 工具也有出色的關聯性。

對於現代的 SoC，Aprisa 軟體是一種以 detail-route-centric 的實體設計平台。設計師能取得非常優質的結果，執行時間也很快。Aprisa 能協助設計師免除 iterations、在功耗 / 效能 / 面積上減少 tradeoffs，並在流程中及早獲取 detail-route 的可見性，實現更快收斂。

On time tapeout，且超乎期望

IROC 構建了新的數位設計流程、安裝並設定了工具、完成了設計，並在三個月內將設計送交 tapeout。該設計被製造出來後進行了一系列的分析，為歐洲太空總署提供了可靠性資料。Aprisa 是 IROC 成功的關鍵所在，因為 Aprisa 提供了強大而彈性的 RTL-GDSII 設計流程，此流程不僅好用、快速、已備妥技術，而且與 Sign Off 也有出色的關聯性，減少了 iterations 次數。對於 IROC 團隊來說，Siemens 工程師的鼎力相助進一步確立了他們的成功之路，這是標準的「hotline」支援無法做到的。