AI 赋能 Solido Design Environment 在注入随机离散缺陷后验证 SRAM 良率

晶圆级 SRAM 实测数据表明：由存取干扰导致的位失效数量，与单纯基于本征器件波动的预测结果存在显著偏差。

失效分析表明，SRAM 位单元 NFET 存在随机离散缺陷，导致阈值电压出现统计性负向偏移。

本研究开发出新型良率建模方法，将随机离散缺陷注入 SRAM 良率预测。

实践表明，基于 Solido Design Environment (Solido DE) 的新型位失效预测方法与硅实测数据几乎完全吻合。