Veloce proFPGA 提高设计效率并加快 SoC 上市
西门子 EDA 工具提供一种模块化、可扩展的桌面级原型验证平台以支持尽早开始软件开发
Veloce proFPGA 的不同之处
与过去的原型验证工具相比，Veloce proFPGA 系统有四个不同之处：
硬件编译与 Veloce Strato 和 Veloce Primo 系统的编译一致
模块化和可配置能力
易于设置
可扩展性
Veloce proFPGA 原型验证平台明确定义为 Veloce Strato 和 Veloce Primo 平台的补充。这意味着，只需很少的工作，就可以为任何 Veloce 系统方便地编译硬件设计。除了让开发过程更加高效之外，这还意味着原型验证，以及因此软件设计，可以更早开始，因为随着设计的成熟，硬件更改可以轻松顺利地移植到原型中。 Veloce proFPGA 平台也是高度模块化的。特定 FPGA 可以轻松更换，使平台可以更容易适应新设计和新要求，或者将 FPGA 升级到下一代，而无需重做设计的其余部分。
这种模块化还能简化 IP 模块在设计中的集成。在硬件验证期间，不同的团队可以专注于设计的不同子模块。他们会开发其硬件 IP 的 FPGA 实现以进行验证。
当把这些模块组合成一个可用于执行软件的完整系统时，可以在比特流级别导入预先存在的模块，确 保该实现与经过验证的硬件版本相同，并节省大量编译时间。
I/O 也可以针对每个设计轻松配置，只需在给定时间替换为所需的 I/O，该平台即可用于各种各样的设计。与更典型的原型验证平台所需的工作量相比，针对给定设计配置原型所需的工作量非常少。
Veloce 验证三角形
Veloce proFPGA 原型验证平台补全了 Veloce 三角形。当硬件设计人员在 Veloce Strato 和 Veloce Primo 平台上完成验证时，应用程序开发人员可以尽早开始验证其代码，因为他们知道可以在更改发生时轻松实施任何硬件更改。
针对不同设计进行配置是轻而易举的事情，只需插入特定设计所需的特定 FPGA 和 I/O 模块。借助多达 20 个 FPGA，可以轻松支持大型设计，而无需在配置和编译上花费大量精力。
Veloce proFPGA 原型验证平台并不比任何可以连接到 PC 的消费电子设备更难插入和启动。开发人员可以轻松地带着它四处移动，设计或验证结果不会因此而受到影响。
由于硬件和软件开发人员同时对其负责的系统相应部分开展验证，而且设计在不同验证平台之间移动时产生的摩擦非常小，因此可以在确知系统的所有要素（包括软件）都进行了彻底验证的情况下将设 计更快地推向市场。