Veloce 硬件辅助验证：完整、统一和渐进

如今，硬件加速器和 FPGA 原型验证已成为全面调试和验证 SoC 设计的强制性验证平台。硬件加速器在硬件调试和硬件/软件集成方面表现出色，可凭借快速编译时间和全面的设计调试，加快设计迭代。它们还支持由实际工作负载驱动的性能和功耗分析。Veloce Strato+ 是这些任务的理想选择。

FPGA 原型验证通过牺牲设计的可视化，在执行速度方面占得先机。Veloce Primo 为这项任务提供了独特的功能。将两者在统一的流程中结合，利用各自的优势，形成一个强大的验证环境，非常适合克服 AI/ML、5G

和汽车行业细分市场先进 SoC 设计所带来的挑战硬件加速仿真与 FPGA 原型验证之间的紧密集成降低了每个验证周期的成本，加快了识别验证问题的速度，优化了两个验证平台的利用率，并最终提高了投资回报率。

硬件辅助验证

四个关键市场正在推动硬件辅助验证技术的发展。它们包括网络、通信（具体而言 5G）、计算和存储以及运输（不仅是汽车，还包括任何可能实现自动驾驶的交通工具）。

所有四个主要市场都有一个共同的主题：软件性能决定半导体的成功。它们也面临着同样的挑战，具体而言，在设计流程的早期进行功耗和性能分析，以验证是否符合设计规格。

在硬件主导芯片设计的时代，验证用于确认是否符合硬件的功能规格，并确保没有影响设计行为的硬件错误。如今，符合硬件功能规格只是第一步。同样重要的是，验证 DUT 的功耗和性能是否符合目标要求。这只能通过执行真实的工作负载、框架和众多市场特定的基准测试来实现。最后，在将 DUT 发布生产之前，进行全面的 SoC 系统内验证已成为必要之举。