Skip to Main Content
白皮书

摆脱验证危机

提高 RTL 质量

各种工艺节点特征尺寸对应的 IC 验证和确认成本
一场验证危机即将来临,仅靠改进验证方法和技术将无法解决。为了克服危机,我们的设计方式需要进行整体和理念上的改变,以错误预防为基础。我们提议的实施此改变的第一步是将静态分析紧密集成到设计流程中,从而降低错误密度,进而给下游流程带来积极影响,并因此降低成本。

危机

1997 年,SEMATECH 警告说,IC 制造生产率正以 40% 的年复合增长率 (CAGR) 增长,而 IC 设计生产率仅以 20% 的年复合增长率增长,这给行业敲响了警钟。1999 年国际半导体技术路线图报告重申了这一担忧。尽管业界就硅片产能和设计能力之间的差距发出了这些警告,但半导体行业避免了这场危机。原因何在?主要有两个因素消除了设计生产率的差距:(1) 设计自动化的持续改进;(2) 硅片知识产权经济的出现推动了高效的设计复用策略。

过去十年间,在验证方面出现了更加严重的生产率差距。硅片复杂度以摩尔定律增长,但验证复杂度的增长速度要高得多,用于缩小设计生产率差距的方法将不足以缩小验证生产率差距。IBS 以图形方式显示了 IC 项目验证和确认成本与不断缩小的工艺节点特征尺寸的关系(如图 1 所示),从而量化了当今验证差距的影响。

其他行业研究衡量了验证生产率差距对 IC 项目的影响,例如 2020 年 Wilson Research Group 的功能验证研究。举例来说,自 2007 年以来,参与项目的设计工程师平均高峰人数增加了 32%,而验证工程师平均高峰人数增加达到了惊人的 143%。事实上,如今参与 ASIC/IC 项目的验证工程师平均人数多于设计工程师。然而,尽管项目人数增加了,但有 66% 的 ASIC/IC 项目经历了一次或多次重新流片,83% 的 FPGA 项目发生了一次或多次重大错误逃逸至生产的情况。此外,三分之二的 ASIC/IC 和 FPGA 项目未能按原来计划的进度进行。显然,一场验证危机即将来临。

分享