高层次综合，它仍是硬件设计

本白皮书讨论成功的高层次综合 (HLS) 硬件设计流程需要哪些关键角色的参与以及使用 HLS 进行设计时所面临的挑战。

谁是成功的 HLS 设计流程的关键参与者

除了将 C++/SystemC 与 HLS 一起用于创建 RTL 而不是进行手动编码，使用 HLS 的硬件设计与典型的 ASIC/FPGA 设计流程之间并没有什么不同。使用 HLS 的优势在于，它能从经过充分验证的 C++/SystemC 源代码快速生成无错误的 RTL，从而加快 RTL 的创建速度并减少验证时间。但时至今日，仍存在这样的误解：任何人都能使用 HLS 进行设计，创建优化的硬件。现实情况是，如果希望获得不逊色于手动编码 RTL 的结果，您仍需要让所有参与传统硬件设计流程的人员参与其中，包括算法工程师、硬件/系统架构师和 RTL 设计人员。

硬件设计有一定的难度

并非所有人都能进行硬件设计，并获得具有高效的功效、性能和面积（PPA）指标的ASCI/FPGA产品。倘若果真如此，硬件/系统架构师和 RTL 设计人员就要集体失业了。事实上，硬件设计需要深入了解内存架构、并发进程以及对软件中运行的算法的优化，才能创建在硬件中运行的高效实现。