异构芯粒设计和集成：为 SiP 设计带来新的转折

半导体行业正面临着一个拐点；由于成本增加、良率下降以及掩膜尺寸限制，促使需要能够替代已达到物理极限的传统单片解决方案的可行方案。这推动了一种新兴趋势，即将通常意义上的片上系统 (SoC) 分解为固态的制造 IP 模块或芯粒，它们通常只包含几项功能，从而实现多芯片异构集成。

异构芯粒设计并非传统的 SiP

有五条最有效的建议可以帮助成功实现和设计芯粒。

• 芯粒设计套件 (CDK) 可为芯粒的实现和集成提供一个模型。CDK 可以包括接口协议、IO 模型、ATE 测试方法、功率特性和热模型（如 BCI-ROM）。
• 异构规划和协同优化应使用整个器件组件的完整 3D 数字模型（也称为数字孪生），它可以推动所有下游方面的设计、分析和验证，保持连续的数字线程。
• 对 3D 装配的各个级别进行物理验证，从基底层到设计规则检查，再到装配级别的版图与电路图比较。
• 从单个芯片开始多域测试，然后继续进行芯片到芯片以及整个封装装配的测试。
• 提高生态系统互操作性，包括与供应商、合作伙伴、代工厂和 OSAT 无缝共享设计和数据的能力

了解更多，请访问 Xpedition Package Designer。