利用系统级数据来优化众核 AI 和 ML 芯片

用于机器学习 (ML) 和人工智能 (AI) 应用的新型多核 SoC 架构预计能够大幅提高能效。但是，芯片开发团队及其设备的客户却面临着软硬件协同优化、验证和调试变得日益复杂的难题。简单地说，验证和优化这些 SoC 的难度与日俱增。

SoC 开发和软件团队必须能够在部署前和部署后阶段监测应用的行为和性能。嵌入式功能分析架构建立了必要的芯片可见性，以便实时捕获关于片上行为的准确数据。本文介绍 Tessent™ 嵌入式分析平台，该平台由硅片 IP、软件工具和库构成，共同提供系统级数据可见性和功能分析。Tessent 嵌入式分析适用于为满足当今处理工作负载需求而采用的各式各样的众核和异构架构，并使开发团队能够利用功能数据进行系统级优化。

众核架构对功能分析的影响

AI 驱动的 SoC 架构在系统和软件设计中引入了新的复杂性。如果不能满足芯片和软件开发团队验证和优化其设计、应用、驱动程序和库的需求，可能会造成巨大的生产率损失，并有可能延误产品发布和降低客户采用率。基于以处理器为中心的调试和软件插装的零碎解决方案可能导致根本原因分析变得异常困难或完全不可能，并对质量、上市时间和客户部署产生连锁反应。同样，互连监视器网络的精细度不足，可能导致性能悬而不决。事实证明，调整分布式软件以充分利用 SoC 的并行性可能并不可行，因为开发人员无法充分了解线程之间的交互以及它们如何使用共享存储器。

通过在项目早期设计一个能够识别这些需求的功能分析架构，可以优化片上分析基础设施的数据可见性和硅片成本。有了适当级别的可见性，即使在用于硅前设计的仿真和硬件加速仿真环境中，验证也能快速进行。这反过来有助于识别硬件设计中的错误和低效情况，避免其妨碍市场采用。随着嵌入式系统进入软硬件协同优化阶段，利用高度可配置的系统级数据平台可以加快测试和学习周期，从而获得更高质量、更高性能的系统。

了解实施有效的系统验证和优化环境时涉及的问题，是成功交付多核 SoC 的关键，也是我们与该领域内具有丰富专业知识的供应商开展合作的重要原因。Tessent 嵌入式分析团队期待与众核 SoC 架构师和软件团队合作，为他们正在构建的 AI 驱动系统提供所需的系统级数据可见性。