利用 Deca 的 Adaptive PatterningTM 在与西门子 EDA 和 ASE 的 chiplet 集成竞争中取胜

无需复杂的结构和工艺也能实现可作为高密度互连基准的等效密度

随着业内 chiplet 集成需求变得日益普及，现行硅中介层标准的广泛采用已经无以为继。参与竞争的前沿技术包括嵌入式桥接芯片结构、后芯片 (chips-last) 扇出和前芯片 (chips-first) 扇出。Deca 的 M-SeriesTM 是一种全有机前芯片 (chips-first) 平面结构，有望提供一种全新的方法，无需复杂的结构和工艺也能实现可作为高密度互连基准的等效密度。Deca Technologies、西门子 EDA 和 ASE Group（日月光半导体制造股份有限公司）合作设计、验证、构建了一款 M-Series chiplet 测试载具并进行了分析。针对此概念验证，使用西门子 EDA 的 Xpedition 高密度先进封装 (HDAP) 技术设计了一款 10 芯片 chiplet 封装。然后使用西门子 EDA 的 Calibre 进行验证和 signoff。

Adaptive Patterning 提供了一个令人信服的解决方案

完成设计、验证和 signoff 后，后续计划是使用 ASE 构建一个用于物理特征提取的测试载具。 凭借 Adaptive Patterning，Deca 的技术在 chiplet 集成竞争中超越了其他扇出技术，显著提高了过孔和布线走线的密度，同时也让设计具有非常紧密的器件焊盘间距。M-Series 的平面表面可实现 2µm 的走线宽度和间距，Adaptive Patterning 则让更小的铜接线柱尺寸成为可能（竞争对手额外增加了一个铜皮层，因而增大了尺寸），从而获得 20µm 的铜接线柱间距。除了将设定数量的铜接线柱（器件 IO）所需的面积减少 80% 之外，该技术还凭借出色的过孔接触面积提供了高度完整的电气连接。与同类竞争技术相比，在相同的焊盘间距下，过孔接触面积实现了超过 200% 的增幅。