Calibre nmLVS-Recon 技术加快上市时间

提高早期 SoC 集成中 LVS 电路验证的生产率并缩短上市时间

为满足激进的市场计划要求，SoC 设计人员必须经常在单独模块完成甚至可使用之前，便赶紧开始芯片集成。设计中如果包含严重的系统性违规（例如短路的网络），则不仅会产生成千上万的错误结果，还会由于需要大量硬件资源而影响完整 LVS 迭代的运行时间和可扩展性。Calibre nmLVS-Recon 解决方案为早期电路验证引入了一种更直观的方法，仅执行解决最高优先级问题所需的检查。工程师可以轻松地在不同配置之间切换，并确定他们希望在每一轮执行中重点解决的问题。

工程师可以轻松地在不同配置之间切换，并确定他们希望在每一轮执行中重点解决的问题。Calibre nmLVS-Recon 流程会自动确定必须执行哪些电路验证要求，以实现最高效率。验证工程师可以使用 Calibre nmLVS-Recon 流程，以交互和迭代的方式快速、高效地查找和修复这些类型的违规，直到设计就绪，可用于全芯片 signoff LVS 迭代为止。Calibre nmLVS-Recon 技术不仅从根本上加快了整个电路验证检查的流程，而且通过提供具有灵活使用模型的多配置框架，进一步缩短了验证 TAT 和上市时间。