用于异构集成的芯粒模型的标准化建议

将通常作为单个同构片上系统 (SoC) ASIC 芯片，分拆为未封装的分立式 ASIC 小芯片，也称为芯粒。这些芯粒通常提供在最佳芯片工艺节点中实现的特定功能。使用高速/高带宽接口将一些这类芯粒器件互连并安装到单个封装内，就能以更低的成本提供单片解决方案或实现更高的性能，同时提高良率并降低功耗，而面积仅比同构集成的先进封装略大一点点。

3D IC 封装挑战

尽管并非所有芯粒都需要所有这些模型，但必须提供一套核心交付物，以支持将芯粒 IP 的设计集成、验证和测试推进到 SiP 设计。

作者

本文作者是芯粒设计交换 (Chiplet Design Exchange, CDX) 小组的成员，芯粒设计交换 (CDX) 是在开放式计算项目基金会 (OCP) 指导下的开放式特定领域架构 (ODSA) 子项目下属的一个工作组。CDX 小组由来自 EDA 供应商、芯粒供应商和 SiP 最终用户的成员组成，致力于推荐标准化的芯粒机器可读模型和工作流程，来促进芯粒生态系统的发展。

对异构集成的芯粒模型的需求

由于通用芯粒供应商提供的器件需要在异构封装设计中使用，因此有必要提供一套标准化的设计模型，以确保电子设计自动化 (EDA) 设计工作流程中的可操作性。

一套标准化芯粒模型，其中包括热、物理、机械、IO、行为、电源、信号和电源完整性、电气特性
和测试模型，以及有益于将芯粒集成到设计的相关文档。

这些模型应该是：

• 电子可读版本的，以方便在设计工作流程中使用
• 利用现有的可用行业标准
• 在不同供应商的芯粒之间提供即插即用的兼容性，从而创建真正开放的生态系统和供应链