利用自动静态检查验证提高电路性能和可靠性

设计人员使用各种技术来化解这些效应并实现目标功耗和性能，例如使用不同的金属进行局部和全局布线；实施特殊的电路设计技术，如时钟和电源门控；添加多个时钟和电源域；使用不同的电路拓扑，等等。但是，IC 及其设计技术的复杂性与日俱增，给 IC 验证流程和电子设计自动化 (EDA) 验证工具带来了全新的挑战。

特别是，使用手动技术进行检查或使用 SPICE 进行动态仿真，既繁琐又耗时，而且在一些情况下已经无法充分保证完整的覆盖率。采用新方法提供自动静态检查验证，有助于设计人员确保其设计不仅足够可靠，能够避免电气故障，而且还能如期执行并按时交付。