跨越鸿沟：利用 Calibre 3DSTACK 将 SoC 和封装验证结合起来

对于 FOWLP 等封装技术，封装设计和验证流程突然变得复杂很多。因为 FOWLP 制造发生在“晶圆级”，所以它与 SoC 制造流程类似，包含掩膜的生成。必须实施可靠的芯片封装设计和验证流程，以便设计人员能够确保 FOWLP 在晶圆代工厂或 OSAT 公司的可制造性。Xpedition® Enterprise 印刷电路板 (PCB) 平台提供了一个协同设计和验证平台，可将封装设计环境和 SoC 物理验证工具同时用于 FOWLP。 Calibre 3DSTACK 功能扩展了 Calibre 裸片级 sign-off 验证，可在任何工艺节点对完整的多裸片系统（包括晶圆级封装）进行 DRC 和 LVS 检查，而不会中断当前的工具流程，也不需要新的数据格式。

扇出型晶圆级封装 (FOWLP) 设计的精确验证，需要将封装设计环境与片上系统（SoC）验证工具相整合，以确保封装的可制造性和性能

与传统的片上系统 (SoC) 设计相比，晶圆级封装 (WLP) 可实现更高的外形参数和更好的性能。为了让 FOWLP 设计人员确保合格的良率和性能，EDA 公司、OSAT 和晶圆代工厂必须合作建立一致且统一的自动化设计和物理验证流程。由于 FOWLP 制造需要生成掩膜，所以 SoC 物理验证工具是顺理成章的理想工具。将封装设计环境与 SoC 物理验证工具相结合，可确保实施必要的协同设计和验证平台。借助 Xpedition Enterprise 平台增强的 PCB 设计能力，以及 Calibre 平台结合 Calibre 3DSTACK 扩展功能获得的基于 GDSII 的扩展验证功能，设计人员现在可以将 Calibre 裸片级 Sign-off 验证应用于各种 2.5D 和 3D 叠层裸片装配（包括 FOWLP），以确保可制造性和性能。