Skip to Main Content
电子书

使用 Tessent Multi-die 在 2.5D/3D 设计中实现 DFT

Blue green layered 3D chip
市场对尺寸更小、性能更强和能效更高的集成电路 (IC) 的需求历久不衰。下一代器件越来越多地采用复杂的架构——用 3D IC（垂直）或 2.5D（并排）方式连接裸片，使其具备真正的系统级封装 (SiP) 行为。Tessent Multi-die 软件提供了全面的自动化功能，用以处理与 2.5D 和 3D IC 设计相关的复杂 DFT 任务。

Tessent Multi-die 软件可实现复杂的 2.5D 和 3D IC 可测试性设计的自动化操作

针对基于 2.5D 和 3D 架构的下一代 IC，Tessent Multi-die 协助客户加快并 简化了关键的可测试性设计 (DFT) 任 务。IC 设计团队利用更快、更简单的 DFT，可以快速生成符合标准的硬件。 Tessent Multi die 使客户能够大幅缩减 测试实现工作量，同时优化制造测试 成本，加快上市时间。

西门子 Tessent Multi-die 软件可自动化、简化并加速下一代 2.5D 和 3D IC 的关键 DFT 任务

下载 eBook 了解更多关于西门子 Tessent Multi-die 内容。

  • 2.5D 和 3D IC 的测试和良率挑战

  • 为什么要在 2.5D 和 3D 集成中使用 Tessent Multi-die？

  • Tessent 边界扫描增强功能

  • 利用 Tessent Multi-die 加速 DFT

  • 利用 Tessent Multi-die 赢得竞争优势

分享