片上系统设计中利用硬件加速器进行功耗分析

当设计硬件层次和可配置嵌入式软件协议栈横跨多个芯片时，执行功耗分析和热分析是非常复杂且困难的。

我们需要构思如何针对特定硬件加速仿真平台的完整设计进行模块化和层次化编译，并设计出通过设计层次结构浏览、识别、调试硬件／软件活动的功能。