열심히 일만 할 것이 아니라, 스마트하게 작업하라 - NVIDIA의 HLS를 활용한 설계 복잡성 간극 없애기
성공 사례
NVIDIA®에서는 Siemens EDA에서 제작한 Catapult®를 사용한 C++ 상위 수준 합성(High-Level Synthesis, HLS)을 도입하여 코드를 5배나 간소화할 수 있었습니다. 그 결과, 회귀 테스트에 필요한 CPU 수를 1,000배 줄이고, 나아가 테스트를 1,000배 더 많이 실시하여 자사 설계의 기능 적용 범위를 높일 수 있었습니다.
상위수준합성(High-Level Synthesis, HLS)을 통한 설계 & 검증 시간 절감
HLS는 설계 시간을 50% 절감해주고 검증 과정까지 포함한 전반적인 개발 시간을 40% 줄여주어 설계 복잡성과 설계 역량 사이의 간극을 좁혀줍니다.이 백서에서는 발전을 거듭하는 비디오, 카메라 및 디스플레이 표준 분야에서 NVIDIA가 직면한 여러 가지 난관과 이러한 맥락에서 HLS/C-레벨 흐름이 이들의 성공에 일조한 이유를 알아보겠습니다.
관련 자료
Infineon & Coseda: Facelifting a SystemC System Level Model Towards Physical Prototype – Adoption of High-Level-Synthesis
Infineon & Coseda present on the adoption of High-Level-Synthesis at an existing SystemC system level model.
Infineon: HLS Formal Verification Flow Using Siemens Formal Verification
High-Level Synthesis (HLS) is design flow in which design intent is described at a higher level of abstraction such as SystemC/C++/Matlab/etc.
STMicroelectronics: A Common C++ and UVM Verification Flow of High-Level IP
STMicro presents a unified way to integrate the definition of RTL and C functional coverage and assertion (reducing the coding effort) and a method to add constraints to the random values generated in UVMF.
High-Level Synthesis & Advanced RTL Power Optimization – Are you still missing out?
Discover how C++ & SystemC/MatchLib HLS is more than just converting SystemC to RTL. In the RTL Design space, we will cover our technology for Power Optimization with PowerPro Designer & Optimizer.
Alibaba: Innovating Agile Hardware Development with Catapult HLS
At the IP level, an ISP was created within a year using Catapult, a task impossible using traditional RTL. To reduce dependency on designer experience, Alibaba introduced an AI-assisted DSE tool.