Skip to Main Content
백서

설계 효율을 높이고 SoC 출시를 앞당기는 Veloce proFPGA

Siemens EDA 툴은 초기 소프트웨어 개발을 위한 모듈식 확장형 데스크톱 프로토타이핑 플랫폼을 제공합니다.

Veloce proFPGA 프로토타이핑 플랫폼은 명백히 Veloce Strato 및 Veloce Primo 플랫폼을 보완하도록 설계되었습니다. 즉, 최소한의 노력으로 모든 Veloce 시스템에 대한 하드웨어 설계를 편리하게 컴파일할 수 있습니다.
매일 다양한 크기의 전자 기기 소자들이 하나의 집적 회로(IC)에 통합되고 있습니다. 초대형 시스템온칩(SoC)이 화제를 몰고 다닐 때, 빠르고 효율적인 구현을 요구하는 수많은 중소형 SoC들 또한 존재합니다. 이러한 설계의 검증에는 하드웨어, 로우 레벨 소프트웨어(운영 체제 및 드라이버), 애플리케이션 소프트웨어가 포함되어야 합니다. 이 검증에는 세 가지 조정된 접근 방식이 필요합니다. Veloce™ 검증 툴 제품군은 Veloce Strato 에뮬레이션 플랫폼과 Veloce Primo 엔터프라이즈 프로토타이핑 플랫폼을 포함하고 있으며, 주로 하드웨어와 로우 레벨 소프트웨어의 인터페이스를 검증하는 데 중점을 두고 있습니다. 이 둘이 필요한 세 가지 검증 수단 중 두 가지에 해당합니다.

Veloce proFPGA의 차이점

Veloce proFPGA 시스템은 네 가지 면에서 과거의 프로토타이핑 툴과 차이를 보입니다.

  • Veloce Strato 및 Veloce Primo 시스템의 컴파일과 일치하는 하드웨어 컴파일

  • 모듈성 및 구성 가능성

  • 설정 용이성

  • 확장 가능성

Veloce proFPGA 프로토타이핑 플랫폼은 명백히 Veloce Strato 및 Veloce Primo 플랫폼을 보완하도록 설계되었습니다. 즉, 최소한의 노력으로 모든 Veloce 시스템에 대한 하드웨어 설계를 편리하게 컴파일할 수 있습니다. 개발 프로세스의 효율성이 높아지는 것은 물론, 설계가 완성되어 감에 따라 하드웨어 변경 사항을 프로토타입에 쉽고 원활하게 이식할 수 있기 때문에 프로토타이핑을 더 일찍 시작할 수 있으며 소프트웨어 설계도 더 일찍 시작할 수 있습니다.

또한 Veloce proFPGA 플랫폼은 고도의 모듈식입니다. 특정 FPGA를 쉽게 변경할 수 있어 플랫폼을 새로운 요구 사항이 있는 새 설계에 맞게 조정하거나, 설계의 나머지 부분을 다시 고치지 않고도 훨씬 더 간편하게 FPGA를 최신 세대로 업그레이드할 수 있습니다.

이러한 모듈성 덕분에 IP 블록을 설계에 통합하는 것도 간단해집니다. 하드웨어를 검증하는 동안, 여러 팀이 각기 다른 설계 하위 블록에 집중할 수 있습니다. 이들은 검증을 위해 자신들의 하드웨어 IP에 대한 FPGA를 구현합니다.

이 블록들을 소프트웨어 실행에 사용할 수 있는 전체 시스템으로 통합하면 기존 블록을 비트스트림 레벨에서 가져올 수 있으므로, 검증된 하드웨어 버전과 동일하게 구현되도록 만들고 컴파일 시간을 크게 단축할 수 있습니다.

또한 각 설계에 대해 I/O를 쉽게 구성할 수 있으므로, 언제든지 필요한 I/O를 교체함으로써 플랫폼을 다양한 설계에 사용할 수 있습니다. 보다 일반적인 프로토타이핑 플랫폼에 필요한 작업과 비교했을 때, 특정 설계에 대한 프로토타입을 구성하는 데 필요한 작업이 최소화됩니다.

Veloce 검증 트라이앵글

Veloce proFPGA 프로토타이핑 플랫폼은 Veloce 트라이앵글을 완성합니다. 하드웨어 설계자가 Veloce Strato 및 Veloce Primo 플랫폼에서 검증을 완료하는 동안, 애플리케이션 개발자는 개발을 조기에 시작할 수 있습니다. 하드웨어 변경 사항이 즉시 쉽게 구현될 수 있다는 것을 알기 때문입니다.

특정 설계에 필요한 특정 FPGA 및 I/O 모듈을 연결함으로써 다양한 설계에 맞춰 쉽게 구성할 수 있습니다. 최대 20개의 FPGA를 사용할 수 있으므로 구성 및 컴파일에 대단한 노력을 기울이지 않고도 대형 설계를 쉽게 수용할 수 있습니다.

PC에 연결하는 다른 소비자용 박스만큼이나 쉽게 Veloce proFPGA 프로토타이핑 플랫폼을 연결하고 가동할 수 있습니다. 설계 또는 검증 결과에 영향을 미치지 않으면서, 최소한의 노력으로 이동 가능합니다.

하드웨어 및 소프트웨어 개발자가 시스템의 각 부분을 동시에 검증하고 검증 플랫폼 간에 이동할 때 발생하는 마찰을 최소화하면, 소프트웨어를 포함한모든 시스템 요소에 대한 검증을 철저히 마치고 설계를 더 빨리 출시할 수 있습니다.

공유