백서

최신 DFT 기법 및 실리콘 bring-up 기술을 사용하여 AI 칩 설계 가속화

AI 칩 출시 기간을 단축하는 Tessent 기술

AI 칩 설계를 위한 Tessent 기술

AI 칩 시장은 빠르게 성장하고 있습니다. 2022년 매출은 200억 달러였으며 2030년에는 3,000억 달러 이상으로 성장할 것으로 예상됩니다. 수요에 부응하고 경쟁력을 유지하기 위해 AI 칩 설계자는 공격적인 출시 기간 목표를 설정하고 있습니다. 칩 개발 시간을 크게 단축할 수 있는 방법을 찾고 있는 설계 팀은 Tessent™ Streaming Scan Network를 사용한 계층적 테스트, Tessent RTL Pro를 사용한 초기 검증, Tessent를 사용한 칩렛 통합, Tessent MemoryBIST를 갖춘 멀티 다이, shared-bus를 활용한 memory BIST와 Tessent SiliconInsight를 통한 더 빠른 칩 구현을 포함하여 이 문서에 설명된 최신 DFT 기법 및 실리콘 bring-up 기술을 살펴볼 수 있습니다. AI 반도체 업계 선구자들은 이미 Tessent DFT 도구를 사용하여 성공을 거두었습니다.

공유

관련 자료

패킷화 스캔 테스트
White Paper

패킷화 스캔 테스트

Tessent 스트리밍 스캔 네트워크(SSN)는 오늘날의 복잡한 SoC를 위한 DFT의 중요한 발전입니다. 칩 레벨 핀 수가 적은 경우에도 동시에 여러 개의 코어를 테스트할 수 있으며, 테스트 시간과 테스트 데이터 볼륨을 줄입니다.