엔지니어는 모듈의 테이프아웃 전에 시스템인 패키지 (System-in-package, SiP)/모듈 어셈블리의 DRC/LVS 검증을 수행하여 의도한 논리적 및 물리적 연결이 실제 테이프아웃 디자인 데이터와 일치하는지 확신할 수 있습니다.
Siemens EDA는 복잡한 패키지 및 모듈 설계를 검증하는 데 수반되는 어려움과 과제를 이해하고 이러한 설계를 확인, 검증하기 위해 완전히 통합된 플로우를 만들었습니다. Xpedition Substrate Integrator는
모듈 또는 시스템 레벨 설계에 대한 모든 관련 설계 데이터를 통합하기 위한 중앙 허브를 제공합니다. Calibre 3DSTACK은 xSI와의 네이티브 통합을 통해
복잡한 모듈 설계의 강력하고 자동화된 DRC/LVS 검증을 수행하여 설계 성공을 보장하는 데 사용할
수 있습니다.
이 백서에서는 시스템인 패키지 (SiP)/모듈 어셈블리를 확인, 검증하기 위한 완전히 통합된 플로우의 필수 기능들 및 관련 솔루션을 제공하는 최고의 툴에 대해 설명합니다.
IC Packaging에서 자세히 알아보시기 바랍니다.