Skip to Main Content
백서

3D IC 설계 신뢰성 검증

패키지 기판에 다이를 적층하고, TSV(Through-Silicon Via)와 마이크로 범프로 연결한 3D IC 구조 다이어그램
3D IC 설계의 문제점은 원래 2D 레이아웃에 맞춰 고안된 물리적, 회로 검증 방식으로 평가하고 수정하기 어렵다는 것입니다. 고급 신뢰성 검증 기능을 통해 3D IC 설계자는 정전기 방전(ESD) 보호, 래치업 방지 및 잠재적 열 접점 감지와 같이 설계 신뢰성과 성능에 영향을 미치는 3D IC 패키지 상의 복잡한 레이아웃 문제를 정확하게 파악, 분석, 수정할 수 있습니다.

3D IC 신뢰성 검증으로 ESD 보호, 래치업 방지 및 잠재적 열 접점 감지와 같은 복잡한 설계 문제 해결

2.5D/3D IC는 단순히 연결된 독립적인 2D IC가 아니기 때문에 2.5D/3D IC의 신뢰성 검증은 2D IC보다 훨씬 까다롭습니다. 신뢰성 검증 관점에서는 설계자가 여러 다이에 걸쳐 검증을 할 수 있어야 합니다. 예를 들어 ESD 보호 디바이스는 다이 여러 개에 걸칠 수 있고, 올바른 평가를 위해서는 반드시 합쳐져야 합니다. 실효성이 입증된 신뢰성 검증 방법론을 사용하면 중대한 2.5/3D IC 신뢰성 문제 세 가지를 해결할 수 있습니다. ESD 보호, 고급 래치업 DRC 및 잠재적 열 접점 감지 이 세가지입니다. 이와 같은 방법론을 Calibre® PERC™ 신뢰성 플랫폼과 같은 자동화된 신뢰성 검증 솔루션을 사용해 실행하면 2.5D/3D IC 설계에 대하여 정확하고 일관된 신뢰성 검증을 보장할 수 있습니다.

공유