이 글에서는 최대 성능을 실현하기 위해 HPC(High-Performance Computing, 고성능 컴퓨팅) 집적 회로(IC)를 설계할 때의 도전 과제를 살펴봅니다. HPC IC 설계 프로세스는 기존에 없던 공정이 출현할 때 마다 더욱 복잡해지고, 새로운 아키텍쳐와 트랜지스터를 필요로 하게 되었습니다. 여기에서는 Siemens Aprisa 디지털 구현 솔루션이 배치 및 라우팅(P&R, Place-and-route) 과정에서 원하는 성능지표를 구현하기 위한 필수요소인 클럭 트리 관련 문제를 어떻게 해결할 수 있는지 소개합니다. Aprisa의 혁신적인 아키텍처와 특허 기술은 신뢰할 수 있는 결과를 다른 배치 및 라우팅 툴보다 더 빠르게 제공하므로, HPC IC 혁신 요소를 더 빠른 속도로 실현하고자 하는 설계자에게 이상적인 솔루션입니다. 또한 이 글에서는 HPC 설계 시 고려해야 할 주요 도전과제에 대해서도 살펴봅니다. 예를 들어, 성능, 전력, 면적 지표 간의 트레이드오프를 다루는 방법, 엄격한 사양에 부합한다는 사실을 보장하는데 필요한 CTS(Clock Tree Synthesis) 기법 등이 무엇인지 알아봅니다.
