Skip to Main Content
백서

패킷화 스캔 테스트

Tessent 스트리밍 스캔 네트워크를 통한 복잡한 SoC를 향한 DFT의 도약

Tessent 스트리밍 스캔 네트워크는 현재와 미래를 위한 IC 테스트 효율성의 새로운 시대를 열어줍니다.
버스 기반 패킷화 스캔 데이터는 테스트 장비로부터의 전달과 코어 레벨의 DFT 요구 사항을 분리하기 때문에 칩 IO 제한과 완전히 독립적으로 코어 레벨의 압축 구성을 정의할 수 있습니다. 동시 테스트를 위한 코어의 그룹화는 하드 와이어링이 아닌 프로그래밍 방식으로 선정됩니다. 이 개념은 DFT 계획 및 구현 노력을 획기적으로 줄여줍니다.

스캔 테스트 패턴의 패킷화 전달을 위한 Siemens 솔루션인 Tessent™ 스트리밍 스캔 네트워크(SSN)는 오늘날의 복잡한 SoC를 위한 DFT의 중요한 발전입니다. 칩 레벨 핀 수가 적은 경우에도 동시에 여러 개의 코어를 테스트할 수 있으며, 테스트 시간과 테스트 데이터 볼륨을 줄입니다. DFT 엔지니어는 SSN을 통해 구현 노력과 제조 테스트 비용 간의 타협 없이 진정한 SoC DFT 솔루션을 갖게 됩니다. SSN을 사용하면 3D IC 테스트를 위한 IEEE 1838 FPP(Flexible Parallel Port)를 구현할 수도 있습니다. 이 문서에서는 SSN의 기본 구성 요소를 설명하고 SSN 사용에 대한 간단한 사례 연구를 소개합니다.

스트리밍 스캔 네트워크는 복잡한 SoC의 스캔 분배 문제를 해결합니다.

오늘날의 DFT 엔지니어는 다음을 포함하는 기존 핀-먹스(pin-mux) 스캔 테스트 접근 방식의 난제에 직면해 있습니다.

  • 계획 및 레이아웃

  • 동일 코어의 효과적인 처리

  • 접합형 타일 기반 설계

Tessent 스트리밍 스캔 네트워크(SSN)는 테스트 장비로부터의 전달과 코어 레벨의 DFT 요구 사항을 분리하여 이러한 문제를 해결합니다. SSN을 사용하는 경우, 코어에 대한 압축 및 스캔 채널 수는 해당 코어에 대해 자체적으로 가장 작은 패턴 세트를 구성하는 방법으로 결정되어야 합니다.

SSN 구현 플로우는 계층적 설계를 위한 Tessent Shell 플로우를 기반으로 합니다. SSN은 Tessent TestKompress™ 및 Tessent Diagnosis에서 완벽하게 지원되며, Tessent MemoryBIST 및 Tessent LogicBIST 등 다른 모든 Tessent DFT 기술과 공존할 수 있습니다.

공유