클럭 게이팅은 일반적인 RTL(Register Transfer Level) 전력 최적화입니다. 오늘날, RTL 합성 툴은 단순한 조합 논리의 클럭 게이팅을 식별하고 자동화합니다. 그러나 순차적 클럭 게이팅 최적화를 통해 더 큰 전력 절감 효과를 얻을 수 있습니다. 최근까지 순차적 클럭 게이팅에는 전문 하드웨어 설계자의 수동 식별 및 구현이 필요했습니다. 이제는 RTL 전력 최적화 툴을 사용할 수 있게 됨에 따라 설계자가 자동화된 첨단 저전력 설계 기술을 이용할 수 있으므로 종종 어렵고 오류가 발생하기 쉬운 수동 방법은 필요 없게 되었습니다.
본 백서에서는 순차적 분석 그리고 이를 클럭 게이팅에 적용하는 것에 관해 설명합니다. 순차적 클럭 게이팅의 예시 및 자동화된 RTL 전력 최적화 툴을 사용해 디지털 신호 상관관계 블록에서 전력을 줄이는 사례 연구를 제시합니다.