멀티 패터닝 개론

20nm 이하에서는 마스크 형태가 워낙 조밀하게 패킹되어 있어 OPC만으로는 설계를 도면 그대로 활용해 리소그래피 해상도 문제를 해결할 수 없습니다. 이에 따른 해결책은 멀티 패터닝입니다. 멀티 패터닝은 원래 마스크 모양을 둘 이상의 마스크로 쪼개 각각이 충분한 공간을 갖도록 하는 방식으로 OPC 조작을 통해 출력할 수 있도록 합니다. 멀티 패터닝 기법에는 더블, 트리플, 쿼드러플 LE(Litho-etch)와 자가 정렬 프로세스가 있습니다. EDA 소프트웨어를 사용하면 설계자가 멀티 패터닝 설계 분해를 통해 각종 오류를 정확하고 효율적으로 해결하는 데 도움이 됩니다.

멀티 패터닝 분해와 검증에 대해 제대로 이해해야(더블, 트리플, 쿼드러플 LE이든 자가 정렬 멀티 패터닝이든 무관) 제조에 성공할 수 있습니다.

멀티 패터닝은 선단 노드 IC 설계에 필수적이지만, IC 설계 레이아웃에
멀티 패터닝 기법을 응용하기가 워낙 복잡하여 오류를 파악하고 해결하기가 까다로울 수 있습니다. 설계자가 사용하는 멀티 패터닝 기법이 더블, 트리플 또는 쿼드러플 LE 패터닝 기법이든 자가 정렬 더블 또는 쿼드러플 패터닝 방식이든, 다양한 멀티 패터닝 기법의 개념과 응용 방법을 숙지해야 정확하게 설계를 분해하고 오류를 분석할 수 있습니다. 멀티 패터닝 EDA 툴은 설계 분해를 자동화하고 문제 해결 지침을 제공하여 검증하는 데 도움이 됩니다.