Analog FastSPICE Platform 고속 I/O 검증

지금은 고속 직렬 I/O(HSIO) 채널을 통한 칩 간 통신(inter-chip communication)이 대세입니다. 규격화된 프로토콜(PCI Express, HyperTransport, DDR3/4, XDR, GigaBit 이더넷 등)도 무수히 많습니다. Gbps 신호 속도가 여럿일 때(예: 레인당 8Gbps PCI Express v3.0 데이터 전송 속도)에는 복원된 클럭 지터가 전반적인 시스템 성능을 제한하게 됩니다. 이러한 속도에서는 영향을 미치는 모든 물리적인 효과를 감안하여, 예상되는 모든 조건에서 총 지터를 정확하게 검증하는 것이 매우 중요합니다. 여기에는 나노미터 프로세스 노드에서 지터에 영향을 미치는 주된 요소인 소자 노이즈와, 주파수 기반의 채널 감쇠에 영향을 미치는 기생을 포함해야 합니다.

일반적인 HSIO 아키텍처를 그림 1에 표시하였습니다. 이러한 회로에서는 대부분 시리얼라이저에 리타이머 (re-timer)가 들어있어 출력 데이터가 출력 직렬 스트림에 올바르게 다중 사용(multiplex)되도록 보장합니다. 데이터 사이에서 상이 불일치하는 경우(여기서는 clk0 및 clk180으로 판별됨) 직렬 데이터 스트림에 확정적 지터가 적용되는 결과를 초래하게 됩니다. 총 시스템 지터는 이러한 확정적 지터와 소자 및 시스템 노이즈와 연관된 임의 지터를 합산한 것입니다. 출력 지터에 영향을 미치는 주요 회로에는 위상 동기 루프(PLL), 클럭 데이터 복구(CDR), 이퀄라이저 및 신호 경로에 있는 기타 모든 맞춤형 블록이 포함됩니다.