3D IC 패키징의 성공을 보장하는 5가지 주요 워크플로

기존의 단일(모놀리식) 솔루션이 제조와 물리학 면에서의 한계가 임박하면서 반도체 업계는 이를 대신할 현실성 있는 대안을 찾고 있습니다. SoC로 구현할 만한 것을 단일하게 제조된 IP 블록으로 해체하는 추세가 떠오르고 있는데, 이러한 블록을 일명 칩렛이라고 합니다. 그후 엔지니어는 여러 개의 칩렛을 단일 3D IC 통합 패키지와 상호 연결합니다. 그 결과 도출되는 3D IC 이기종 통합 패키지는 기존의 단일 SoC 패키지보다 성능이 향상되고 수율이 향상되어 비용이 감소되며, 면적은 표준 SoC 패키지 대비 약간 커지게 됩니다.

성공적인 구현을 위해서 반도체 회사는 인터페이스 프로토콜을 표준화하여 다양한 칩렛 공급업체 간에 플러그 앤드 플레이 호환성을 제공해야 합니다. 새로운 요구사항과 사인오프가 등장함에 따라 워크플로우 및 설계 도구는 새로운 조건을 충족하고 문제를 해결하기 위해 어떻게 발전할까요?

이기종 통합을 위한 3D IC 설계 워크플로의 중점 영역

다섯 가지 워크플로를 도입하면 이기종 통합 기능의 이점을 신속히 활용할 수 있습니다. 동시에, 도입 및 이전 과정에서 발생하는 혼란, 위험 및 비용을 최소화하는 관리 방법론을 확립하는 것이 중요합니다. 이를 통해 이기종 통합 기반의 칩렛 디자인이 일반적인 사용자에게도 이용 가능한 범위로 확대될 것입니다.

이 다섯 가지 워크플로는 서로 연결된 여러 영역을 아우릅니다.

• 아키텍처 정의
• 설계 활동(계획, 프로토타이핑, STCO, 기판을 상세하게 실물로 구현하는 작업 포함)
• 다중 물리학적 분석
• 소자 수준 테스트
• 제조

이 백서에서 3D IC 설계 워크플로에 대해 더 자세히 알아보시기 바랍니다.