금형제조업체가 프로세스를 혁신하여 경쟁력을 유지하는 방법에 대해 알아보십시오
금형 제조는 까다로운 비즈니스입니다. 수익 마진이 지장을 받지 않으면서 낙찰될 정도의 경쟁력 있는 정확한 가격으로 여러 입찰을 놓고 경쟁을 해야 합니다. 파트 설계 품질, 냉각 관리 기능, 가공 요구사항 등 금형 비용에 영향을 미치는 요인이 많습니다. 정확한 견적을 내려면 상당한 수고가 들어갑니다. 그러나 이렇게 입찰에 많은 수고가 들어가지만, 언제나 낙찰 가능성이 높은 건 아닙니다.
낙찰이 되면 과제는 배가됩니다. 미흡한 파트 설계, 병목, 복잡성, 변경 등이 수익성을 저해하는 난관을 만들어 냅니다. 금형 제조사들이 작업 경쟁력을 높히고 수익성을 향상시키는 방법을 파악하기 위해 Tech-Clarity는 약 370여 곳의 금형 제조사를 대상으로 조사를 실시했습니다. 본 보고서는 귀사의 비즈니스를 향상시킬 수 있는 결과와 권장사항을 소개합니다.
관련 자료
Infineon & Coseda: Facelifting a SystemC System Level Model Towards Physical Prototype – Adoption of High-Level-Synthesis
Infineon & Coseda present on the adoption of High-Level-Synthesis at an existing SystemC system level model.
STMicroelectronics: A Common C++ and UVM Verification Flow of High-Level IP
STMicro presents a unified way to integrate the definition of RTL and C functional coverage and assertion (reducing the coding effort) and a method to add constraints to the random values generated in UVMF.
CEA: Bridging the Gap Between Neural Network Exploration and Hardware Implementation
CEA presents a methodology that bridges the open-source DL framework N2D2 and Catapult HLS to help reducing the design process of hardware accelerators, making it possible to keep pace with new AI algorithms.
High-Level Synthesis & Advanced RTL Power Optimization – Are you still missing out?
Discover how C++ & SystemC/MatchLib HLS is more than just converting SystemC to RTL. In the RTL Design space, we will cover our technology for Power Optimization with PowerPro Designer & Optimizer.
Alibaba: Innovating Agile Hardware Development with Catapult HLS
At the IP level, an ISP was created within a year using Catapult, a task impossible using traditional RTL. To reduce dependency on designer experience, Alibaba introduced an AI-assisted DSE tool.