백서
UVM 레지스터를 넘어 – 더 뛰어나게, 더 빠르게, 더 스마트하게
The UVM Register package is a large part of the UVM.
SystemVerilog UVM 채택 흐름이 점점 더 거세지고 있습니다. 검증 팀은 UVM 특징 및 기능과 관련하여 지식을 넓히고 있습니다. 이 검증 팀들은 UVM 레지스터 계층을 성공적으로 사용하고 있습니다. 하지만 UVM 레지스터 계층에는 많은 이동식 부품과 복잡한 세부 사항이 있습니다. 채택이 어려울 수 있으며, 복잡한 레지스터를 모델링하는 것도 어려울 수 있습니다. 복잡한 시스템입니다.
본 문서에서는 UVM 레지스터 패키지의 배경 개념을 검토하고, 동일한 목표를 달성하면서도 세부 사항을 훨씬 줄이고 이동식 부품을 훨씬 적은 다른 종류의 레지스터 모델을 만드는 것에 대해 고려해 봅니다.