Skip to Main Content
백서

MBIST 사용 시 전력에 발생하는 결과 분석

Veloce Strato 에뮬레이터는 시뮬레이션보다 15,000배 이상 빠른 속도로 결과를 제공합니다.

노란색으로 표시되는 대부분의 전력은 클럭 네트워크가 출처인 경우가 압도적으로 많았습니다. 노란색 위의, 작은 빨간색 부분은 레지스터 전력입니다. 녹색 부분은 조합 논리로 인해 발생한 전력이며 파란 부분은 메모리 전력을 나타낸 것입니다.
Veloce Power 앱 액티비티 그래프에 포착된 파형을 보면 분석 기간 동안의 전력 프로필을 알 수 있습니다.
시스템온칩(SoC) 회로의 DFT(Design-for-test) 구조 중에서는 MBIST(Memory Built-In Self-Test) 블록이 중요합니다. MBIST 블록의 경우 외부에서 적용한 테스트 벡터로 자극하는 테스트와 달리 시작 시드를 기반으로 한 테스트 시퀀스를 통해 알고리즘적으로 실행합니다. 외부 신호는 전혀 필요하지 않습니다.

주어진 SoC에 그러한 MBIST 블록이 여러 개일 수도 있으며, 이런 경우 테스트-시간 효율성을 위해 테스트를 모두 동시에 실행하기도 합니다. 다만 한꺼번에 너무 많은 MBIST 블록을 실행하면 칩의 예상 전력을 초과할 가능성이 있습니다. 디바이스를 본격 생산에 돌입하기에 앞서 전력 분석을 하면 테스트 엔지니어가 전력 범위를 벗어나지 않으면서 동시에 테스트할 수 있는 블록이 몇 개인지 알아볼 수 있습니다.

이 분석은 이론적으로는 RTL(Register Transfer Level)에서 시뮬레이션하는 방식으로 할 수 있지만, 사실은 좀 더 정확한 게이트 레벨에서 시뮬레이션을 하면 액티비티 파일이 너무 커지는 결과가 발생합니다. 또한 게이트 레벨이나 RTL 레벨에서 시뮬레이션을 실행하려면 몇 주는 걸리는데, 공격적인 Time-to-market 목표로서는 너무 깁니다.

시뮬레이션을 사용하면 테스트 액티비티의 하위 집합만 분석할 수 있습니다. 그러나 그와 같은 하위 집합에 전력 스파이크를 모두 포함하도록 보장할 방법이 없고, 적절한 하위 집합을 하나 선택하기도 불가능합니다. 따라서 그러한 분석은 결과의 기대치를 대폭 낮추게 됩니다.

반면 에뮬레이션의 경우, 시뮬레이션보다 몇 배는 빠른 속도로 같은 분석을 실행할 수 있으므로 분석 시간 범위를 경쟁사와 비슷하거나 그보다 더 나은 수준으로 좁힐 수 있습니다. Veloce™ DFT와 Veloce Power 앱을 사용하면 액티비티를 수집하고, 그 액티비티가 전력에 미치는 결과를 알아볼 수 있습니다.

MBIST 전력 분석에 에뮬레이션을 이용할 때 목표는 다음과 같습니다.

• 게이트 레벨에서 MBIST 패턴의 전력 소모량을 정확하게 추산
• 짧은 실행 시간(며칠이나 몇 주가 아니라 몇 시간 수준)
• MBIST 테스트 전체에서 전력 스파이크 탐지 가능
• 동시에 실행해도 안전한 MBIST 컨트롤러 수 파악
• MBIST 모드와 작동 모드의 전력 사용 비교

Arm과의 방법론 협업

Siemens EDA와 Arm®에서는 최근 Arm 테스트 칩을 대상으로 MBIST가 전력에 미치는 결과를 분석하는 방법론을 공동 개발했습니다. 이 협업의 목표는 칩 내부에서 최대 전력, 저전력, 순간 전력 등에 MBIST로 인해 발생하는 결과를 관측하는 것이었습니다.

이 경우 Veloce DFT와 Veloce Power 앱을 둘 다 활용했습니다. Veloce DFT 앱은 내부 액티비티 전체의 출력을 생성합니다(이 경우 게이트 레벨에서). 이 앱은 업계 표준 STIL(Standard Test Interface Language)로 구동하며 업계 표준 출력 파일을 생성합니다.

에뮬레이터가 ATE(Automated Test Equipment)에서 최종 테스트를 하면 프로덕션 중에 작동하는 것과 똑같은 방식으로 MBIST 블록을 실행합니다. 모든 MBIST 블록을 한꺼번에 실행할 수 있으므로, 실행 결과 액티비티 파일이 생성되어 이를 Veloce Power 앱에서 분석하면 됩니다.

Veloce Power 앱이 파일을 받아 파형, 전력 프로필과 히트맵을 생성해 전력이 허용 가능한 한계를 넘어 치솟는 시점이 언제인지, 그와 같은 고전력을 발생시킨 가장 큰 원인이 된 블록은 무엇인지 표시합니다. 이렇게 하면 테스트와 설계 엔지니어가 테스트 계획을 조정하여 테스트 전력을 용인 가능한 수준으로 맞출 수 있습니다.

Arm 테스트 칩

조사 대상인 SoC에는 Arm에서 처음 선보이는 서버급 CPU인 Neoverse N1을 탑재하였습니다. 이 프로세서에는 신형 마이크로아키텍처를 적용했는데, 여기에는 명령-캐시 일관성, 1MB 프라이빗 level-2 캐시와 CMN-600 메시 네트워크에 직접 연결을 포함합니다. 또한 정적 프로파일링 확장 프로그램과 48-bit 물리적 주소 공간을 포함한 Arm 버전 8.2를 활용합니다.

이 칩의 DFT 인프라에는 Arm MBIST 인터페이스 세 개가 포함되어 있습니다.

  • level-2 캐시와 로드 스토어 어레이용 한 개

  • 명령 가져오기와 MMU 어레이용 한 개

  • 세 번째로 임베디드 논리 분석기 RAM용

MBIST 블록은 Siemens EDA Tessent™ MBIST 공유 버스 기능을 사용하여 삽입하였습니다.

Arm은 IP 기업이지만, 그래도 테스트 칩을 빌드해야 합니다. IP를 실물 실리콘 반도체로 제작해 품질을 입증하고 파트너에게 초기 소프트웨어 개발 플랫폼을 제공하기 위해서입니다. 이번에 분석한 테스트 칩은 DFT 회로를 완전히 보완한 것으로 다음과 같은 요소를 포함합니다.

  • MBIST

  • IJTAG 테스트 제어

  • 스캔 압축

  • 지정 속도(at-speed) 스캔을 위한 OCC(On-chip Clock Controllers)

  • 계층 구조 테스트 분리

  • 기능 디버깅을 위한 스캔/메모리 덤프

  • 경계 스캔

공유